擬フィボナッチ数列を用いた低消費電力リング型DCOの開発

Translated title of the contribution: Design of a low power ring DCO with pseudo fibonic series

濱田 智史, Abhishek Tomar, Ramesh Pokharel, 金谷 晴一, 吉田 啓二

Research output: Contribution to journalArticle

Abstract

近年の無線通信機器は小型化,低コスト化,低消費電力化が求められており,それに伴いプロセスの微細化が進み,回路の低電圧動作化が進んでいる. アナログ設計が困難となるため次世代の無線端末はRF・アナログ回路でDigitally-Rich Componentの導入が必要とされている.<br>本研究では0.18μmCMOSプロセスを用いたリング型DCOの設計を行った.従来の設計では,ビット数の増加に伴い,素子のサイズも大きくなってしまうため消費電力,チップ占有面積が増加してしまう欠点がある.そこで今回,擬フィボナッチ数列という新しい数列を利用し消費電力,占有面積を低減化した設計について検討する.
Translated title of the contributionDesign of a low power ring DCO with pseudo fibonic series
Original languageUndefined/Unknown
Pages (from-to)447-447
Number of pages1
Journal電気関係学会九州支部連合大会講演論文集
Volume2009
Issue number0
DOIs
Publication statusPublished - 2009

Cite this