0.18μm CMOS processにおける擬フィボナッチ数列を用いた低消費電力動作高速DACの開発

Translated title of the contribution: Design of low-power and high-speed DAC with pseudo Fibonacci sequence in 0.18μm CMOS process

外薗 和也, 久保川 竜太, アビェシク トマル, ラメシュ ポカレル, 金谷 晴一, 吉田 啓二

Research output: Contribution to journalArticle

Abstract

近年の無線通信機器は小型化、低コスト化,低消費電力化が求められており、それに伴いプロセスの微細化が進んでおり、またそれと同時に回路の低電圧動作化が進んでいる。アナログフロントエンド部をCMOSプロセスで実現することによりディジタル回路との混載が可能になり、RFフロントエンド部からベースバンド部、更にはディジタル信号処理部までを含めたモジュールをワンチップで構成することが可能となってきている。そこで、本研究では、0.18μm CMOS processにおいて擬フィボナッチ数列を用いた低消費電力動作且つ高速動作の12-bit DACの設計を目的とする。
Translated title of the contributionDesign of low-power and high-speed DAC with pseudo Fibonacci sequence in 0.18μm CMOS process
Original languageUndefined/Unknown
Pages (from-to)423-424
Number of pages2
Journal電気関係学会九州支部連合大会講演論文集
Volume2010
Issue number0
DOIs
Publication statusPublished - 2010

Cite this