0.13μm CMOSを用いた10Gb/sバースト対応CDR IC

野河 正史, 西村 和好, 木村 俊二, 吉田 智暁, 川村 智明, 富樫 稔, 雲崎 清美, 大友 祐輔

研究成果: Contribution to journalArticle

抄録

A 10-Gb/s burst-mode CDR IC was fabricated in a 0.13-μm CMOS process for the high-speed packet-based networks of the future. The input amplifier employs a data-edge detection technique to enable instantaneous amplification from the first bit of each packet and AC-coupled input without a reset signal. The CDR core uses a gated VCO to enable instantaneous phase synchronization and clock extraction for burst data. Measurement results showed that the CDR IC operates at a data rate of 10Gb/s for burst and PRBS data with no error and recovers the clock and data in less than 5 UI (0.5ns) for burst data. This means that the burst-mode CDR IC is eight times faster than previous designs and can reduce a preamble time to less than one tenth the time for previous ones.
寄稿の翻訳タイトルA 10-Gb/s Burst-Mode CDR IC in 0.13-μm CMOS
本文言語Japanese
ページ(範囲)1-5
ページ数5
ジャーナルIEICE technical report
105
96
出版ステータス出版済み - 5 20 2005

フィンガープリント 「0.13μm CMOSを用いた10Gb/sバースト対応CDR IC」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル