3進数を用いた8bitセグメント型容量DACの開発

大城 啓吾, 兼本 大輔, ラメシュ ポカレル, 金谷 晴一, 吉田 啓二

研究成果: Contribution to journalArticle

抄録

近年、無線センサーネットワークを始めとする低消費電力アプリケーションの要求が高まり、低消費電力動作が可能な容量DAC(Digital-to-Analog Converter)が注目を浴びている。本報告では容量DACで一般的に用いられているセグメント方式に3進数を応用した方式を提案する。この方式を用いることにより必要なキャパシタ数を削減でき、DACの高精度化・小型化・高速化が可能となる。実際に0.18μm TSMC CMOSプロセスを用いて8-bit DACのチップ試作・評価を行い、従来方式と比較して性能の向上を確認した。
寄稿の翻訳タイトルA 8-bit segmented charge-redistributed DAC using ternary logic
本文言語未定義
ページ(範囲)225-225
ページ数1
ジャーナル電気関係学会九州支部連合大会講演論文集
2011
0
DOI
出版ステータス出版済み - 2011

フィンガープリント 「3進数を用いた8bitセグメント型容量DACの開発」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル