A replacement strategy for canary Flip-Flops

Yuji Kunitake, Toshinori Sato, Hiroto Yasuura

研究成果: 書籍/レポート タイプへの寄稿会議への寄与

10 被引用数 (Scopus)

抄録

The deep submicron semiconductor technologies increase parameter variations. The increase in parameter variations requires excessive design margin that has serious impact on performance and power consumption. In order to eliminate the excessive design margin, we are investigating canary Flip-Flop (FF). Canary FF requires additional circuits consisting of an FF and a comparator. Thus, it suffers large area overhead. In order to reduce the area overhead, this paper proposes a selective replacement method for canary FF and evaluates it. In the case of Renesas's M32R processor, the area overhead of 2% is achieved.

本文言語英語
ホスト出版物のタイトルProceedings - 16th IEEE Pacific Rim International Symposium on Dependable Computing, PRDC 2010
ページ227-228
ページ数2
DOI
出版ステータス出版済み - 2010
イベント16th IEEE Pacific Rim International Symposium on Dependable Computing, PRDC 2010 - Tokyo, 日本
継続期間: 12月 13 201012月 15 2010

出版物シリーズ

名前Proceedings - 16th IEEE Pacific Rim International Symposium on Dependable Computing, PRDC 2010

その他

その他16th IEEE Pacific Rim International Symposium on Dependable Computing, PRDC 2010
国/地域日本
CityTokyo
Period12/13/1012/15/10

!!!All Science Journal Classification (ASJC) codes

  • 計算理論と計算数学

フィンガープリント

「A replacement strategy for canary Flip-Flops」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル