An accelerating technique for SAT-based ATPG

研究成果: ジャーナルへの寄稿学術誌査読

1 被引用数 (Scopus)

抄録

This paper describes an accelerating technique for SAT based ATPG (automatic test pattern generation). The main idea of the proposed algorithm is representing more than one test generation problems as one CNF formula with introducing control variables, which reduces CNF generation time. Furthermore, learnt clauses of previously solved problems are effectively shared for other problems solving, so that the SAT solving time is also reduced. Experimental results show that the proposed algorithm runs more than 3 times faster than the original SAT-based ATPG algorithm.

本文言語英語
ページ(範囲)39-44
ページ数6
ジャーナルIPSJ Transactions on System LSI Design Methodology
10
DOI
出版ステータス出版済み - 2月 2017

!!!All Science Journal Classification (ASJC) codes

  • コンピュータ サイエンスの応用
  • 電子工学および電気工学

フィンガープリント

「An accelerating technique for SAT-based ATPG」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル