C-12-43 0.18CMOSプロセスにおける擬フィボナッチ数列を用いた低消費電力DACの開発(C-12.集積回路,一般セッション)

久保川 竜太, アビェシク トマル, オレグ ニジュニク, ポカレル ラメシュ, 金谷 晴一, 吉田 啓二

研究成果: Contribution to journalArticle

寄稿の翻訳タイトルC-12-43 Design of low power DAC with pseudo Fibonacci sequence in 0.18 CMOS process
本文言語Japanese
ページ(範囲)120
ジャーナル電子情報通信学会総合大会講演論文集
2010
2
出版ステータス出版済み - 3 2 2010

引用スタイル