コプレーナ線路整合回路を用いた無線通信用RF-CMOSフロントエンドの設計手法

金谷 晴一, 中村 徹哉, 川上 晃治, 吉田 啓二

研究成果: Contribution to journalArticle査読

抄録

我々はマイクロ波帯における送受信機の高性能化,小型化のため,インピーダンス整合回路をフィルタに組み込むことにより,アンテナと一体化させる設計法を提案し,研究を進めてきた.本論文では,能動素子として,CMOSプロセスにより低雑音増幅器(LNA)及び電力増幅器(PA)を設計し,その入出力インピーダンスを,分布定数線路を用いた整合回路によりチップ上で整合する方法を提案した.分布定数線路として,コプレーナ線路(CPW)を導入することにより,小型化設計を行った.まずCPWメアンダ線路の高周波特性を電磁界シミュレータにより評価し実測値との比較を行った.次に,整合回路一体型増幅器を設計し,シミュレータによる性能予測を行った.なお,ターゲットとする周波数として無線LAN用(IEEE802.11b,2.4 GHz)とした.
寄稿の翻訳タイトルDesign of Coplanar Waveguide Matching Circuit for RF-CMOS Front-End
本文言語Japanese
ページ(範囲)1017-1023
ページ数7
ジャーナル電子情報通信学会論文誌. C, エレクトロニクス = The transactions of the Institute of Electronics, Information and Communication Engineers. C
87
12
出版ステータス出版済み - 12 1 2004

引用スタイル