0.18μm CMOS processにおける擬フィボナッチ数列を用いた低消費電力動作高速DACの開発

外薗 和也, 久保川 竜太, アビェシク トマル, ラメシュ ポカレル, 金谷 晴一, 吉田 啓二

研究成果: Contribution to journalArticle

抄録

近年の無線通信機器は小型化、低コスト化,低消費電力化が求められており、それに伴いプロセスの微細化が進んでおり、またそれと同時に回路の低電圧動作化が進んでいる。アナログフロントエンド部をCMOSプロセスで実現することによりディジタル回路との混載が可能になり、RFフロントエンド部からベースバンド部、更にはディジタル信号処理部までを含めたモジュールをワンチップで構成することが可能となってきている。そこで、本研究では、0.18μm CMOS processにおいて擬フィボナッチ数列を用いた低消費電力動作且つ高速動作の12-bit DACの設計を目的とする。
寄稿の翻訳タイトルDesign of low-power and high-speed DAC with pseudo Fibonacci sequence in 0.18μm CMOS process
本文言語未定義
ページ(範囲)423-424
ページ数2
ジャーナル電気関係学会九州支部連合大会講演論文集
2010
0
DOI
出版ステータス出版済み - 2010

引用スタイル