Efficient equivalence checker for combinational circuits

研究成果: Contribution to journalConference article査読

58 被引用数 (Scopus)

抄録

This paper describes a novel equivalence checking method for combinational circuits, which utilizes relations among internal signals represented by binary decision diagrams. To verify circuits efficiently, a proper set of internal signals that are independent with each other should be chosen. A heuristic based on analysis of circuit structure is proposed to select such a set of internal signals. The proposed verifier requires only a minute for equivalence checking of all the ISCAS'85 benchmarks on SUN-4/10.

本文言語英語
ページ(範囲)629-634
ページ数6
ジャーナルProceedings - Design Automation Conference
DOI
出版ステータス出版済み - 1996
外部発表はい
イベントProceedings of the 1996 33rd Annual Design Automation Conference - Las Vegas, NV, USA
継続期間: 6 3 19966 7 1996

All Science Journal Classification (ASJC) codes

  • ハードウェアとアーキテクチャ
  • 制御およびシステム工学

フィンガープリント

「Efficient equivalence checker for combinational circuits」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル