Power-aware test generation for reducing yield loss risk in at-speed scan testing

Y. Yamato, X. Wen, K. Miyase, H. Furukawa, S. Kajihara

研究成果: 書籍/レポート タイプへの寄稿会議への寄与

抄録

Power-aware X-filling is a preferable approach to avoiding IR-drop-induced yield loss in at-speed scan testing without the need of any circuit modification. However, the effect achieved by previous X-filling methods for reducing launch switching activity may be far from optimal. In addition, some of them are not scalable. This paper proposes a new X-filling method based on the genetic algorithm (GA). Experimental results on benchmark circuits demonstrate the effectiveness and scalability of the new X-filling method for reducing launch switching activity.

本文言語英語
ホスト出版物のタイトルECS Transactions - ISTC/CSTIC 2009 (CISTC)
ページ231-236
ページ数6
1 PART 1
DOI
出版ステータス出版済み - 12月 1 2009
イベントISTC/CSTIC 2009 (CISTC) - Shanghai, 中国
継続期間: 3月 19 20093月 20 2009

出版物シリーズ

名前ECS Transactions
番号1 PART 1
18
ISSN(印刷版)1938-5862
ISSN(電子版)1938-6737

その他

その他ISTC/CSTIC 2009 (CISTC)
国/地域中国
CityShanghai
Period3/19/093/20/09

!!!All Science Journal Classification (ASJC) codes

  • 工学(全般)

フィンガープリント

「Power-aware test generation for reducing yield loss risk in at-speed scan testing」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル