Simultaneous optimization of memory configuration and code allocation for low power embedded systems

Tadayuki Matsumura, Tohru Ishihara, Hiroto Yasuura

研究成果: 書籍/レポート タイプへの寄稿会議への寄与

4 被引用数 (Scopus)

抄録

This paper proposes a hybrid memory architecture which consists of the following two regions; 1) a dynamic power conscious region which uses low V dd and Vth and 2) a static power conscious region which uses high Vdd and Vth. This paper also proposes an optimization problem for finding the optimal memory division ratio, the code allocation, ßratio and Vdd so as to minimize the total power consumption of the memory under constraints of static noise margin (SNM), memory access delay and area over-head. Experimental results demonstrate that the total power consumption can be reduced by 50.8% with 7.7% memory array area overhead without degradations of SNM and access delay.

本文言語英語
ホスト出版物のタイトルGLSVLSI 2008
ホスト出版物のサブタイトルProceedings of the 2008 ACM Great Lakes Symposium on VLSI
ページ403-406
ページ数4
DOI
出版ステータス出版済み - 2008
イベントGLSVLSI 2008: 18th ACM Great Lakes Symposium on VLSI 2008 - Orlando, FL, 米国
継続期間: 3月 4 20083月 6 2008

出版物シリーズ

名前Proceedings of the ACM Great Lakes Symposium on VLSI, GLSVLSI

その他

その他GLSVLSI 2008: 18th ACM Great Lakes Symposium on VLSI 2008
国/地域米国
CityOrlando, FL
Period3/4/083/6/08

!!!All Science Journal Classification (ASJC) codes

  • 工学(全般)

フィンガープリント

「Simultaneous optimization of memory configuration and code allocation for low power embedded systems」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル