SOI bipolar-MOS merged transistors for BiCMOS application

Yue Sheng Zheng, Tanemasa Asano

研究成果: Contribution to journalArticle査読

抄録

A new MOSFET which has a built-in bipolar operation mechanism at the drain region has been fabricated using a bond-and-lap technique to form a silicon on insulator (SOI) structure. The results show that the merged transistors increase the transconductance by 15 times for a pMOS/npn transistor and by 60 times for an nMOS/pnp transistor as compared with conventional MOSFETs.

本文言語英語
ページ(範囲)1203-1204
ページ数2
ジャーナルElectronics Letters
35
14
DOI
出版ステータス出版済み - 7 8 1999
外部発表はい

All Science Journal Classification (ASJC) codes

  • Electrical and Electronic Engineering

フィンガープリント 「SOI bipolar-MOS merged transistors for BiCMOS application」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル